いまSH-2とFPGA(SPARTAN XC3S50)とADuC7026を同時に使っていて何がなんだかわかりません。何がしたいのだろうか状態です。完璧な5月病です(笑 SH-2のソースコード中に signal DAT_FIFO :std_logic_vector(7 downto 0); などと記述してしまう始末。何してまん…